FPGA (field-programmable gate array)

Learning by doing - Hardware Description Languages (HDL), FPGA architectures, EDA tools review, FPGA development process, exposure to industry tools, and more



Référence de la formation

KBP004

Niveau

Débutant

Nombre de jours

120 H : 23 x 4h par jour

Prix

3.750,00 € HT

Lieu de la formation

V: v-learning, classe virtuelle



Pre-requis

Connaissance des techniques de conception FPGA nécessaire.
Connaissance de base de Verilog ou VHDL.
Un niveau d'anglais business moyen est requis car la formation sera dispensée en anglais.

Public

• Toute personne qui cherche à accroître ses compétences et à se perfectionner comme développeur avancé FPGA.
• Ingénieur en électronique avec des connaissances dans le domaine du numérique qui souhaite se convertir expert FPGA.

Objectifs de la formation

Partie A - Description du matériel et programmation : VHDL / VERILOG - 36 heures
• Étudier, en profondeur, la structure du langage, comment coder de manière appropriée et efficace, avec exercices pratiques en Lab.

Partie B – Conception / Design FPGA - 52 heures
• Cours couvrant l'architecture interne des composants, la meilleure utilisation des différentes ressources des composants, l'analyse efficace des rapports, l'interface des composants et de la carte, les considérations de modification de la carte et plus encore.

Partie C – Le Temps - 20 heures
• Examen complet de la structure d'horloge interne du FPGA, compréhension de la complexité des temporisations et de la meilleure façon de les résoudre, lecture des rapports de synchronisation des différents outils et comment optimiser la synchronisation et / ou la position des composants. Compréhension approfondie de l'architecture interne des
composants FPGA.

Partie D - Outils de développement - 12 heures
• Les élèves vont expérimenter différents outils et apprendre à les utiliser pour des performances optimales. Nous étudierons aussi les outils de développement courants de l'industrie tels que: Vivado HLx, Logic Analyzer, Questa, Modelsim, HyperLynx, VCS et autres.

Partie E - Projet pratique -
• Projet de niveau industriel avec un expert métier qui vous accompagne de manière personnalisée tout au long de votre projet.

Contenu du cours

Chatper Description
Digital Design Design Digital Foundation
• Designing with programmable logic
• Synchronous design techniques
• Using HDLs
• VHDL/Verilog
Design Methodologies
• Top Down Design
• Signals and Variables
• Packages
• Coding for Synthesis
• Test benches
• Technology Specific Code
Project • Project Kickoff, explaining and choosing project
subjects per teams of two. Distributing FPGA
boards, board per attendee
VHDL / Verilog • HDL for Designers
• VHDL/Verilog Language Concepts
• Introduction to Testbenches
• Signal and Data Types
Project • Project architectures presented by students
EDA • Modelsim/Questa/VCS
• Synplicity/Vendor Tools
• Xilinx Vivado HLx/Logic-Analyzer
• ChipSscope/Signaltap/Identify
FPGA Design FPGA for Designers
• Basic FPGA Architecture
• HDL Synthesis Synchronous Design
• Techniques-details and labs.
• Reading Reports
• Global Timing Constrains
• Clock Tree
• Designing with FPGA Resources
• Designing Clock Resources
• Basics of DSP Slice within a Chip
• FPGA Design Techniques
• Synthesis Techniques
• Achieving Timing Closure
• Reading Timing Reports
• Path-Specific Timing Constraints
• Power Estimation
Board Design and Signal Integrity
• Board Development Process
• Signal Integrity for High Speed Board
• Design Verification of Board Design
Project • Projects presented by Students
The End • Q&A
• Couse’s Evaluation

Dates


07 Sept 2020 au 07 Nov 2020


NOTE :
ATTENTION CETTE FORMATION EST SUR MESURE
CE COURS EST REALISABLE TOUTE L'ANNEE AVEC UN MINIMUM DE 5 PARTICIPANTS


Des questions ?

+33 (0) 950 20 91 64


Inscription ou Demande de devis